5 Artículos

An Overview of Flash Architectural Developments (Invited Paper)

Solicitud

usuarios registrados

Campardo, G. Scotti, M. Scommegna, S. Pollara, S. Silvagni, A. Pág. 523 - 536

Revista: PROCEEDINGS OF THE IEEE Formato: Impreso

Tabla de contenido: Vol: 91 Num: 4 Par: 0 Año: 2003

Labelings and Encoders With the Uniform Bit Error Property With Applications to Serially Concatenated Trellis Codes

Solicitud

usuarios registrados

Garello, R; Montorsi, G; Benedetto, S; Divsalar, D; Pollara, F Pág. 123 - 136

Revista: IEEE TRANSACTIONS ON INFORMATION THEORY Formato: Impreso

Tabla de contenido: Vol: 48 Num: 1 Par: 0 Año: 2002

Turbo Codes: Practical Design, Implementation, and Applications - Iterative Turbo Decoder Analysis Based on Density Evolution

Solicitud

usuarios registrados

Divsalar, D; Dolinar, S; Pollara, F Pág. 891 - 907

Revista: IEEE JOURNAL OF SELECTED AREAS IN COMMUNICATIONS Formato: Impreso

Tabla de contenido: Vol: 19 Num: 5 Par: 0 Año: 2001

Analysis, Design, and Iterative Decoding of Double Serially Concatenated Codes with Interleavers

Solicitud

usuarios registrados

Benedetto, S; Divsalar, D; Montorsi, G; Pollara, F Pág. 231 - 244

Revista: IEEE JOURNAL OF SELECTED AREAS IN COMMUNICATIONS Formato: Impreso

Tabla de contenido: Vol: 16 Num: 2 Par: 0 Año: 1998

Serial Concatenation of Interleaved Codes: Performance Analysis, Design, and Iterative Decoding

Solicitud

usuarios registrados

Benedetto, S; Divsalar, D; Montorsi, G; Pollara, F Pág. 909 - 926

Revista: IEEE TRANSACTIONS ON INFORMATION THEORY Formato: Impreso

Tabla de contenido: Vol: 44 Num: 3 Par: 0 Año: 1998

« Anterior Página: 1 de 1 Siguiente »